ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ / 2007

В статье приведены основные параметры существующих и перспективных сигналов спутниковых радионавигационных систем GPS и Галилео. Для каждого сигнала определён уровень сигнала помехи, при котором отношение сигнал/шум достигает предела Шеннона. Вычислено минимальное и максимальное время корреляции сигналов.

В статье описаны программные средства, предназначенные для расчёта акустических и электрических импульсных откликов, которые используются при моделировании адаптивных компенсаторов эхосигналов и эквалайзеров каналов связи.

В статье рассматривается методика разработки в программной среде MathCAD источников сложных сигналов, предназначенных для систем схемотехнического моделирования радиоэлектронных устройств.

Предлагаемая вниманию читателей статья является логическим продолжением ранее опубликованного цикла, описывающего архитектуру и способы программирования микроконтроллеров (далее - МК) семейства LPC2000. В этой статье будет рассказано о порядке и способах разработки-отладки пользовательских проектов на базе МК LPC2000 в интегрированной среде IDE IAR Embedded Workbench™ (IAR EWARM) с компилятором Си от фирмы IAR. Эта широко распространённая отладочная среда является мощной альтернативой конкурирующей среды ?VISION с компилятором Си от компании Keil Elektronik. Помимо этого статья содержит подробную информацию о способах записи в МК LPC2000 пользовательских программ.

В девятой части курса даётся краткая характеристика этапов моделирования цифровых устройств, разрабатываемых на основе ПЛИС фирмы Xilinx. Приводится информация о функциональных возможностях системы ModelSim и встроенных средств моделирования Xilinx ISE Simulator. Рассматриваются процедуры установки параметров используемых средств моделирования и функциональной модели. Представлены основные элементы пользовательского интерфейса системы ModelSim и интегрированных средств моделирования Xilinx ISE Simulator. Рассмотрен процесс выполнения этапа функциональной верификации разрабатываемого устройства при использовании указанных инструментов моделирования.

В третьей части статьи приводится методика расчёта фильтрации помех кольцом АФАП с использованием конкретных примеров.

Известно, что надёжность работы полупроводниковых приборов зависит от температуры кристалла. Максимальная рабочая температура кристалла обычно даётся производителями в справочном листе. Эта температура является определяющей для установления предельных режимов работы полупроводниковых приборов.

В восьмой части курса основное внимание уделяется применению временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Представлен формат выражений типичных временных и топологических ограничений. Кратко рассмотрены методы формирования файлов временных и топологических ограничений в САПР серии Xilinx ISE.

В статье рассматривается методика разработки источников сигналов с дискретной модуляцией, предназначенных для использования в системах схемотехнического моделирования РЭУ. Материал статьи может оказаться полезным разработчикам устройств формирования и обработки дискретных сигналов.

В этой части статьи рассмотрены элементы системы ФАП: формирователи импульсов, делители частоты и импульснофазовые детекторы.

Представленная в статье макромодель микросхемы серии TOPSwitch® позволяет исследовать в программе Pspice динамические характеристики обратноходового преобразователя, выполненного на основе данной модели. Параметры модели преобразователя вводятся непосредственно из технических описаний микросхем, активных и пассивных элементов, что позволяет легко адаптировать модель к конкретному варианту схемы.

В статье описан современный подход к оценке надёжности источников вторичного электропитания радиоэлектронной аппаратуры на этапе разработки.

Седьмая часть курса знакомит с различными способами подготовки модуля описания тестовых воздействий, необходимого для функционального и временного моделирования разрабатываемого устройства. Рассматривается механизм использования временных и топологических ограничений в проектах, реализуемых на базе ПЛИС фирмы Xilinx с архитектурой CPLD и FPGA. Приведён синтаксис выражений типичных временных и топологических ограничений. Описаны различные способы подготовки модуля временных и топологических ограничений в САПР серии Xilinx ISE.

В статье описывается среда разработки и методика быстрого создания программ для карманных персональных компьютеров, коммуникаторов и смартфонов типа Pocket PC с операционной системой Windows CE.

Обычно сложные алгоритмы сначала моделируются и тестируются в Matlab или на языке C/C++, а затем отлаженное высокоуровневое описание вручную транслируется в язык описания аппаратуры, такой как VHDL или Verilog, для последующего RTL-синтеза. У этого подхода есть свои достоинства, но есть и недостатки. К ним относятся: большая трудоёмкость этого процесса, отсутствие гибкости, жёсткая привязка к реализации, сложность внесения изменений в проект и т.п. Все это, вкупе с растущей сложностью проектируемых устройств, заставляет искать новые тракты проектирования, переходить к средствам высокоуровневого синтеза.

Технологическая САПР (TCAD) от компании Synopsys - это динамично развивающийся программный продукт с периодичностью обновления девять месяцев. Наиболее известный пакет программ TCAD Sentaurus довольно широко используется для разработки полупроводниковых приборов. В конце 2006 г. компания Synopsys представила новую линейку программ, которые необходимы при проектировании технологий и производстве изделий с проектными нормами менее 50 нм.

Описаны все возможные варианты создания связанности в иерархических и многоканальных проектах средствами САПР печатных плат Altium Designer. Перечислены все используемые в программе идентификаторы (метки цепей) и раскрыты все настройки для управления идентификаторами каждого типа.

В статье рассмотрен метод расширенной функциональной верификации проекта, основанный на формальной модели. Данный метод позволяет «выловить» такие ошибки, которые традиционными методами обнаружить очень сложно, а в некоторых случаях и невозможно. В статье приводится пример очень простого, но не поддающегося верификации стандартными методами проекта. Также упоминаются библиотеки формальных моделей, используя которые, разработчик может обнаружить такие ошибки, о возможности существования которых он и не подозревал.

В статье рассматриваются стандартные пакеты языка VHDL, использование которых сокращает время разработки проектов и повышает эффективность синтеза и моделирования цифровых систем.

В статье приведён краткий обзор архитектуры платформ, развиваемых компаниями AMD и Intel, современных технологий передачи данных PCI Express, Hypertransport (HT) и Front Side Bus (FSB), затронуты вопросы проектирования систем на кристаллах (СнК) ПЛИС, особенности использования OC Linux. Рассматриваются средства и методы быстрой разработки аппаратных решений, основанные на высокоуровневых средствах проектирования.

Рассмотрены составляющие элементы синтезаторной системы фазовой автоподстройки - перестраиваемые генераторы (генераторы управляемые напряжением ГУН) и петлевые фильтры. Рассмотрены основные характеристики ГУН и приведены принципиальные электрические схемы некоторых из них. Показана роль петлевого фильтра нижних частот на основе типовых RC-звеньев. С помощью асисмптотических логарифмических амплитудно-частотных и фазо-частотных характеристик (ЛАХ) проиллюстрированы их параметры.

В шестой части курса приводится информация о различных стилях описания проектируемых устройств на языке VHDL. Подробно рассмотрен процесс создания исходных VHDLописаний разрабатываемого устройства с помощью инструментов САПР серии Xilinx ISE. Приводится краткое описание шаблонов HDLредактора, входящего в состав данных средств проектирования.

Пятая часть курса знакомит с основами языка описания аппаратуры VHDL, необходимыми для подготовки описания разрабатываемого устройства. Рассмотрен синтаксис основных операторов, используемых в составе описаний проектируемых устройств и поддерживаемых средствами синтеза САПР серии Xilinx ISE.

В данной статье рассматривается программное обеспечение ConvChip, позволяющее конвертировать проект ПЛИС в базис БМК. Описываются методы перевода и сохранения временных соотношений между элементами схемы в базисах ПЛИС и БМК.

В статье рассматриваются особенности библиотеки модулей высокоуровневых описаний на языке VERILOG параллельных арифметических операций (сложение, инверсия, умножение) в поле Галуа. Библиотека может быть использована при разработке систем передачи информации. Оцениваются временные и ресурсные параметры аппаратной реализации модулей на ПЛИС типа FPGA фирмы Xilinx.

В статье исследованы различные способы оптимизации логических схем, описанных на языке VHDL, посредством синтезатора LeonardoSpectrum.

В статье рассмотрены наиболее часто применяемые интегрированные средства разработки программного обеспечения различных производителей и проведено их объективное сравнение с точки зрения функциональной полноты и простоты использования.

Завершаем публикацию статьи, посвященной тестированию плат и устройств по интерфейсу JTAG. В этой части приводится описание шин и сигналов на выводах микроконтроллера Black Fin и практических методов тестирования.

Одним из наиболее важных свойств кольца ФАП является фильтрация помех. Расмотрению этого вопроса посвящена данная часть статьи.

В статье обсуждаются особенности разработки и реализации системного и прикладного программного обеспечения для систем на кристаллах ПЛИС, работающих под управлением ОС Linux.

В статье рассматривается методика моделирования источников сигналов с амплитудной, частотной и фазовой модуляцией, предназначенных для использования в САПР. Материал может быть полезен для разработчиков аналоговой аппаратуры.

Качественные параметры синтезаторов частот можно реализовать в полной мере лишь тогда, когда разработчик радиоэлектронной аппаратуры хорошо представляет как теорию работы систем ФАП, астатических по параметру, в нашем случае - по частоте или фазе, так и физические процессы, протекающие в петле импульсно-фазовой автоподстройки частоты. Но в начале посмотрим, как можно построить однокольцевой синтезатор частот.

Рассмотрена ключевая задача при проектировании ярлыка системы радиочастотной идентификации: согласование печатной антенны и микросхемы ответчика с помощью планарной структуры.

Данная статья представляет собой обзор материалов, посвященных тестированию плат и устройств по интерфейсу JTAG. В третьей части статьи продолжается рассмотрение команд тестирования, выдаваемых по интерфейсу JTAG, и структуры BSDL-файла, а также даётся описание «привязки» битов регистра сканирования к выводам микросхемы.

В статье рассматриваются современные средства разработки программного обеспечения для встраиваемых систем. Приведён сравнительный анализ компиляторных пакетов для микроконтроллеров ARM.

В четвертой части курса описан процессы установки маркеров интерфейсных цепей, включения в состав формируемой схемы дополнительной текстовой и графической информации, сохранения и редактирования сформированной схемы а также создания условноно графического образа для сформированной принципиальной схемы.

Рассмотрена задача синтеза совершенных двухканальных банков решетчатых фильтров без умножителей и предложены два алгоритма её решения. В первом алгоритме используется вариация исходных параметров метода, включающего взвешенную чебышевскую аппроксимацию и спектральную факторизацию, а во втором - сочетание вариации исходных параметров и дискретных коэффициентов фильтра. Приведены примеры синтеза, подтверждающие эффективность алгоритмов.

В статье рассматриваются виртуальные инструменты, предназначенные для исследования характеристик адаптивных компенсаторов эхосигналов и эквалайзеров каналов связи. Их можно использовать при проектировании средств связи, а также в лабораторных практикумах по телекоммуникационным дисциплинам и цифровой обработке сигналов. Инструменты реализованы с использованием двух языков программирования: LabVIEW и MATLAB.

В статье рассмотрен новый подход к построению цифрового режекторного фильтра на основе метода адаптивной фильтрации с параметрическим оцениванием. При обеспечении высокой эффективности подавления помехи с неизвестными параметрами он минимизирует набор весовых коэффициентов адаптивного фильтра. На основе алгоритма максимального правдоподобия получены новые результаты, характеризующие свойства оценок модуля и аргумента комплексного коэффициента корреляции.

В статье рассматриваются новые критерии оценки качества сжатых изображений - «эталонный» (при наличии исходного изображения) и «слепой» (при его отсутствии). Первый основан на пиковом отношении сигнал-шум и учёте визуального восприятия человеком. Второй критерий основан на анализе артефактов блочной структуры и размытия, которые характерны для блочных алгоритмов с применением дискретного косинусного преобразования. Данные критерии были рассмотрены с точки зрения их применения при оценке качества изображений, сжатых с помощью вейвлет-алгоритмов.

В третьей части курса описан процесс подготовки исходных описаний разрабатываемого устройства в форме принципиальных схем в САПР серии Xilinx ISE. Приводится последовательность операций, выполняемых в интегрированном схемотехническом редакторе в ходе создания новой принципиальной схемы и её последующего редактирования. Рассмотрен процесс автоматической генерации условных графических образов (УГО) для сформированных схем.

Данная статья представляет собой обзор материалов, посвящённых тестированию плат и устройств по интерфейсу JTAG. В первой части статьи приводилось описание технологии граничного сканирования и было показано её место в «жизни» разрабатываемого изделия. В этой части статьи начато рассмотрение команд тестирования, выдаваемых по интерфейсу JTAG, и структуры BSDL-файла.

В статье представлен обзор материалов, посвящённых тестированию плат и устройств по интерфейсу JTAG. В обзоре приводятся описания обучающих программ, программ симуляторов, рабочих инструментов, рассматриваются принцип работы интерфейса и методы тестирования плат.

Статья посвящена реализации на базе ПЛИС Virtex-4 системы на кристалле, содержащей аппаратные ядра микропроцессора Power-PC и Ethernet контроллера TEMAC. Рассмотрен вариант микропроцессорной системы, обеспечивающей поддержку протокола TCP/IP, причём все необходимые аппаратные и программные ресурсы размещены на одном кристалле ПЛИС.

Вторая часть курса знакомит с последовательностью этапов проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Приводятся краткие рекомендации по выбору кристаллов для реализации разрабатываемого устройства. Подробно рассматривается процесс создания нового проекта в САПР серии Xilinx ISE.

В статье описана методика создания полупроводникового усилителя для радарных применений. Особое внимание уделяется разработке активных цепей усилителя и определению характеристик всех его компонентов. Кратко освещены проблемы каскадирования и объединения мощности параллельных цепочек усиления. В качестве примера в статье приводится гипотетический многокаскадный СВЧ-усилитель мощности S-диапазона.

В статье автор продолжает рассматривать корреляционный метод обнаружения источников шума в воде, воздухе и на суше. Анализируются энергетические соотношения при корреляционной обработке данных от двух датчиков (акселерометров, гидрофонов или микрофонов).

Статья открывает цикл публикаций, которые знакомят с процессом сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx, выполняемого с применением последней версии системы проектирования серии Xilinx® ISE. В первой части цикла рассматриваются процедуры установки необходимого программного обеспечения, а также приводятся варианты принципиальной схемы загрузочного кабеля, рекомендуемые для самостоятельного изготовления.