Уточнена программа Форума PCB-2016

Уточнена программа докладов и мастер-классов форума по проектированию печатных плат, который пройдёт с 28 ноября по 2 декабря 2016 г. в Москве, в Альфа-Отеле Измайлово.

Программы по секциям форума представлены на сайте: www.pcbsoft.ru/pcb-2016.

Там же можно зарегистрироваться для участия в любые интересующие дни.

Возможно участие без предоплаты, участие в пятый день бесплатное.

Участники могут заранее прислать собственные проекты печатных плат для анализа и моделирования на мастер-классах, в рамках форума.

Темы докладов и мастер-классов:

1. 1. Новости в проектировании печатных плат: СВЧ, гибко-жёстких, многослойных, с глухими и скрытыми отверстиями. Рекомендации и правила проектирования.

2. 2. Методика эффективной трассировки скоростных цифровых интерфейсов и DDR-памяти.

3. 3. Рекомендации по проектированию подложек и корпусов микросхем, микросборок, LTCC. Программное обеспечение компании Cadence для проектирования подложек ИС.

4. 4. Новые возможности моделирования аналоговых и аналого-цифровых схем с использованием PSPICE-симулятора. Создание SPICE-моделей. Оптимизация и валидация схем.

5. 5. Возможности по моделированию тепловых режимов печатного узла в САПР Sigrity.

6. 6. Моделирование целостности сигналов и питаний на печатной плате в САПР Sigrity.

7. 7. Как ускорить моделирование СВЧ-плат, антенн, фильтров и ЭМ-моделирование больших систем с помощью САПР Empire XPU.

8. 8. Новые возможности релиза САПР печатных плат Cadence Allegro 17.2, позволяющие радикально повысить эффективность и качество проектирования печатных плат. Возможности импорта проектов и библиотек из P-CAD/Altium/PADS.

9. 9. В пятый день форума предполагается доклад «Рекомендации по проектированию встроенного и прикладного ПО. Возможности аутсорсинга и модульность ПО».

В форуме принимают участие отечественные и зарубежные эксперты, перевод с английского осуществляет Юрий Ковалевский (портал Elinform, ассоциация IPC).

Также в форуме планируют принять участие с докладами:

• Ассоциация IPC. Роль стандартов в разработке качественной электроники.

• Группа компаний Остек. Оценка тестопригодности проекта печатной платы.

• JTAG Technologies. Тестирование качества паяных соединений и ИС памяти через J-TAG.

• НПФ Форм. Тестирование ЭРИ перед монтажом и проверка на контрафакт.

www.pcbtech.ru