Новые многопоточные 64-разрядные процессоры MIPS I6400 с возможностью кластеризации

Новые многопоточные 64-разрядные процессоры MIPS I6400 с возможностью кластеризации

Британская компания Imagination Technologies, владеющая правами на процессорную микроархитектуру MIPS, объявила о доступности лицензирования 64-разрядных многоядерных процессоров I6400 MIPS. Новые процессоры с архитектурой MIPS64 принадлежат к последнему поколению Series6 Warrior и позиционируются как решения класса I среднего уровня производительности для приложений, требующих многопоточной многоядерной загрузки и мультикластерной когерентной обработки данных с возможностью широкого масштабирования в пределах от одного ядра до сотен. Процессоры I6400 MIPS характеризуются высоким уровнем удельной производительности на единицу потраченной энергии, аппаратной виртуализацией, поддержкой 128-разрядных SIMD-вычислений и расширенным управлением питанием.

Базовое вычислительное ядро семейства I6400 получило новый дизайн на основе компактного двойного 9-ступенчатого конвейера и синхронной многопоточной обработки данных (SMT), поддержку до четырёх вычислительных потоков на ядро, суперскалярность на одном или двух потоках за такт, слияние последовательных целочисленных инструкций или инструкций с плавающей запятой в одну операцию с возможностью двукратного ускорения переноса данных в подсистеме памяти, а также поддержку 64-разрядного набора инструкций MIPS64 Release 6 с полноценной обратной совместимостью с MIPS32-приложениями без необходимости промежуточного преобразования команд или переключения в дополнительные режимы.

Высокопроизводительный 2-ходовый FPU/SIMD движок с 32-мя 128-разрядными регистрами и 128-разрядным загрузчиком SIMD-модуля работает с 8-, 16-, 32-, 64-разрядными целочисленными данными, 16-, 32-, 64-разрядными данными с плавающей запятой и полностью совместим со стандартом формата представления чисел с плавающей точкой IEEE-754 2008. Процессорные ядра оснащены 4-ходовой ассоциативной кэш-памятью L1 объёмом 32 Кб или 64 Кб для инструкций и данных с коррекцией ошибок (ECC). Программируемый модуль памяти обеспечивает управление буферами ассоциативной памяти (TLB) первого и второго уровня с поддержкой массивов переменного и фиксированного размера страниц. Полноценная аппаратная виртуализация предоставляет уровни полного и до 15 гостевых прав доступа к ядру и пользовательским данным.

Многоядерная архитектура процессоров поддерживает организацию до шести вычислительных ядер в единый кластер с оптимизированной схемой энергопотребления, производительности и масштабируемости. Поддерживается глобальный контроллер прерываний, скоростной 256-разрядный интерфейс шины внутренних данных и внешний системный интерфейс, имеется встроенная 16-ходовая ассоциативная кэш-память L2 ёмкостью до 8 Мб с функцией ECC.

Процессоры семейства I6400 выпускаются на производственных мощностях тайваньской компании TSMC с соблюдением норм 28-нм технологического процесса, благодаря чему полностью сконфигурированное базовое ядро I6400 с тактовой частотой 1 ГГц занимает площадь всего 1 мм2, и при этом, согласно данным Imagination, обеспечивает производительность на уровне 3000 баллов DMIPS и 5600 баллов CoreMark. При соответствующих эксплуатационных условиях тактовая частота ядра может достигать 2 ГГц.

Кластерная структура организации вычислительных ядер позволяет оперативно отключать отдельные неиспользуемые ядра, изменять их тактовую частоту и напряжение питания, экономя при этом энергию без потери когерентности. Аппаратная поддержка до четырёх вычислительных потоков единовременно на ядро позиционируется разработчиками как ключевая функция в конкурентном противостоянии с современными процессорными решениями компании ARM. Особенно подчёркивается, что поддержка нескольких вычислительных потоков за такт в процессорах среднего уровня, коими являются чипы I6400, обусловлена запросами ключевых рынков, а именно мобильных, аудио и визуальных устройств, телевизионных приставок, бытовых коммуникаций и других решений с интенсивной вычислительной нагрузкой. Производитель позиционирует архитектуру I6400 как универсальное современное решение для встраиваемых, мобильных и бытовых устройств потребительского рынка, а также решений корпоративного класса в сфере коммуникаций, сетей и хранения данных.

Ожидается, что в операционной системе Android следующей версии L будет включена поддержка 64-разрядной архитектуры MIPS. Благодаря поддержке архитектуры MIPS64 r6 сообществом prpl Foundation, программисты могут использовать компилятор с открытым исходным кодом QEMU для разработки приложений под 64-разрядные процессоры I6400.

Согласно информации Imagination Technologies, компания уже сейчас сотрудничает с несколькими ведущими компаниями на предмет лицензирования процессорных ядер I6400. В массовых объёмах многоядерные 64-разрядные процессоры I6400 MIPS появятся на рынке ближе к декабрю 2014 года.

PCweek.ru

На данном сайте используются cookie для сбора информации технического характера и обрабатывается Ваш IP-адрес. Продолжая использовать этот сайт, вы даете согласие на использование файлов cookies.